Introducción a los sistemas digitales (Record no. 56620)

MARC details
000 -CABECERA
campo de control de longitud fija 03935nam a2200253 a 4500
003 - IDENTIFICADOR DEL NÚMERO DE CONTROL
campo de control AR-LpUFIB
005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN
campo de control 20250311170444.0
008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL
campo de control de longitud fija 230201s1995 mx a r 000 0 spa d
020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO
Número Internacional Estándar del Libro 0070484392
024 8# - Otro identificador estandar
Número estándar o código DIF-M7549
-- 7769
-- DIF006844
040 ## - FUENTE DE LA CATALOGACIÓN
Centro catalogador/agencia de origen AR-LpUFIB
Lengua de catalogación spa
Centro/agencia transcriptor AR-LpUFIB
100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA
Nombre de persona Palmer, James E.
245 10 - MENCIÓN DE TÍTULO
Título Introducción a los sistemas digitales
250 ## - MENCIÓN DE EDICIÓN
Mención de edición 1a ed.
260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC.
Lugar de publicación, distribución, etc. Naucalpan de Juárez :
Nombre del editor, distribuidor, etc. McGraw Hill/Interamericana,
Fecha de publicación, distribución, etc. 1995
300 ## - DESCRIPCIÓN FÍSICA
Extensión xii, 463 p. :
Otras características físicas il.
500 ## - NOTA GENERAL
Nota general Incluye índice
505 0# - NOTA DE CONTENIDO CON FORMATO
Nota de contenido con formato Capítulo 1 NÚMEROS Y EL SISTEMA BINARIO -- 1.1 Introducción -- 1.2 Sistemas numéricos -- 1.3 Conversión entre bases -- 1.4 Aritmética binaria básica -- 1.5 Códigos -- 1.6 Detección y corrección de errores -- Capítulo 2 DISEÑO DE CIRCUITOS LÓGICOS COMBINACIONALES I -- 2.1 Lógica combinacional -- 2.2 Tablas de verdad -- 2.3 Ecuaciones booleanas y funciones lógicas básicas -- 2.4 La relación entre el álgebra booleana y las tablas básicas -- 2.5 Diagramas lógicos -- Capítulo 3 DISEÑO DE CIRCUITOS LÓGICOS COMBINACIONALES II: MANIPULACIÓN -- 3.1 Introducción -- 3.2 Bases del álgebra booleanas -- 3.3 Implicaciones del hardware -- 3.4 Mapas K básicos -- 3.5 Aplicaciones adicionales de los mapas K -- Capítulo 4 HARDWARE Y LA CONVENCIÓN DE LA LÓGICA MIXTA -- 4.1 Introducción -- 4.2 Hardware de las computadoras -- 4.3 Lógica mixta como una herramienta de diseño -- 4.4 La lógica mixta como una convención descriptiva -- 4.5 Uso de la lógica mixta en la localización de fallas -- Capítulo 5 ELEMENTOS MSI Y LSI -- 5.1 Introducción -- 5.2 Multiplexores -- 5.3 Decodificadores y demultiplexores -- 5.4 La memoria sólo para lectura (ROM) -- Capítulo 6 DIAGRAMAS DE TIEMPO -- 6.1 Introducción -- 6.2 Diagramas de microtemporización -- 6.3 Razón de fallas -- 6.4 Diagramas de macrotemporización -- 6.5 Simulaciones en el tiempo -- 6.6 Realimentación en circuitos combinacionales -- Capítulo 7 EL FLIP-FLOP -- 7.1 Introducción -- 7.2 El latch básico -- 7.3 El interruptor sin rebote (chatterfree) -- 7.4 El flip-flop RS temporizado (con reloj) -- 7.5 El flip-flop JK -- 7.6 El flip-flop JK con preset y clear -- 7.7 Propagación de las señales en el flip-flop -- 7.8 Otros tipos de flip-flop -- 7.9 Disparo y temporización de flip-flop -- 7.10 Metaestabilidad -- Capítulo 8 COMBINACIONES DE FLIP-FLOP -- 8.1 Registros -- 8.2 Conversión paralelo-serie -- 8.3 Contadores de propagación -- 8.4 Multiplicadores de tasa -- 8.5 Memoria de acceso aleatorio (RAM) -- Capítulo 9 APLICACIÓN DE DISPOSITIVOS ESPECÍFICOS -- 9.1 Introducción -- 9.2 Tecnologías de propagación -- 9.3 PROMS y EPROMS -- 9.4 Arreglos lógicos programables (PAL) -- 9.5 Arreglos lógicos programados (PLA) -- 9.6 Arreglos de compuertas -- 9.7 Arreglos de compuertas programables -- 9.8 Diseño completamente a medida -- Capítulo 10 DISEÑO DE MÁQUINAS E ESTADO SENCILLAS -- 10.1 Introducción -- 10.2 Diseño tradicional de máquinas de estado con flip-flops D -- 10.3 Diseño con flip-flop JK -- 10.4 Diseño mediante dispositivos lógicos programables -- 10.5 La carta ASM -- 10.6 Diseño a partir de una carta ASM: Implantación booleana para el mínimo número de flip-flop -- 10.7 Diseño a partir de una carta ASM : Implantación de un controlador de un flip-flop por estado -- 10.8 Diseño a partir de una carta ASM : Entrada de una tabla de estados a un dispositivo lógico programable -- 10.9 Retardo del reloj en máquinas de estado -- 10.10 Inicialización y bloqueo en máquinas de estado -- Capítulo 11 FUNCIONES PROGRAMABLES ELECTRONICAMENTE -- 11.1 Introducción -- 11.2 Componentes básicos -- 11.3 Arreglos de compuertas programables -- 11.4 Unidades lógico aritméticas -- 11.5 Registros programables
650 #4 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia o nombre geográfico como elemento de entrada HARDWARE
650 #4 - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA
Término de materia o nombre geográfico como elemento de entrada CIRCUITOS ELECTRÓNICOS
653 ## - TÉRMINO DE INDIZACIÓN--NO CONTROLADO
Término no controlado sistema binario
700 1# - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA
Nombre de persona Perlman, David E.
942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA)
Tipo de ítem Koha Libro
Holdings
Estado de retiro Estado de pérdida Estado dañado Disponibilidad Biblioteca permanente Biblioteca actual Fecha de adquisición Número de inventario Total de préstamos Signatura topográfica completa Código de barras Fecha visto por última vez Precio válido a partir de Tipo de ítem Koha
      Préstamo a domicilio Biblioteca de la Facultad de Informática Biblioteca de la Facultad de Informática 11/03/2025 DIF-04742   B.0 PAL DIF-04742 11/03/2025 11/03/2025 Libro